Page top

CS1D-CPU□□HA / □□H / □□P / □□SA / □□S

CPUユニット（CPU二重化用）

CS1D-CPU□□HA / □□H / □□P / □□SA / □□S

CS1D用CPUユニット

形CS1D-CPU6□H/CPU6□Pは2027年3月受注終了予定。一部商品は受注終了しております、「形式/種類」をご覧ください

形式一覧/価格/オンライン購入

※ Web特別価格提供品

カートを見る

この商品について

関連情報

情報更新 : 2024/04/01

CS1D CPUユニット（CPU二重化用）

商品名称 仕様 消費電流（A） 形式
入出力点数 プログラム
容量		 データメモリ容量 プログラム
言語		 CPU　
二重化		 割込機能 5V系 26V系
CS1D CPUユニット
（CPU二重化用）
1654_lu_1_1		 5120点
増設
ラック数：7		 400K　
ステップ		 832Kワード
（DM：32Kワード、EM：
32Kワード×25バンク）		 ラダー、
FB、ST、
SFC		 可能 不可 0.82 * ― 形CS1D-CPU68HA
250K　
ステップ		 448Kワード
（DM：32Kワード、EM：
32Kワード×13バンク）		 0.82 * ― 形CS1D-CPU67HA
250K　
ステップ		 448Kワード
（DM：32Kワード、EM：
32Kワード×13バンク）		 ラダー 0.82 * ― 形CS1D-CPU67H
60K　
ステップ		 128Kワード
（DM：32Kワード、 EM：
32Kワード×3バンク）		 0.82 * ― 形CS1D-CPU65H

＊ 形NT-AL001接続時は、1ポートあたり0.15Aを加算してください。

CS1D プロセスCPUユニット

商品名称 仕様 消費電流（A） 形式
CPU部 ループコントロール部 5V系 26V系
CS1Dプロセス
CPUユニット
1654_lu_2_1		 形CS1D-CPU67H 同等 [LCB05D]
演算方式 ： 計器ブロック方式
計器ブロック数 ： 最大500個
最小演算周期：100ms
PID制御方式：2自由度PID
　　　　　　　（オートチューニング機能付き）		 1.04 ― 形CS1D-CPU67P
形CS1D-CPU65H 同等 1.04 ― 形CS1D-CPU65P

CS1D CPUユニット（CPU単独システム用）

商品名称 仕様 消費電流（A） 形式
入出力点数 プログラム
容量		 データメモリ容量 プログラム
言語		 CPU　
二重化		 割込機能 5V系 26V系
CS1D CPUユニット
（CPU単独
システム用）
1654_lu_3_1		 5120点
増設ラック数：7		 250K　
ステップ		 448Kワード
（DM：32Kワード、EM：
32Kワード×13バンク）		 ラダー、
FB、ST、
SFC		 不可 可能 0.82 ＊1 ― 形CS1D-CPU67SA
1280点
増設ラック数：3		 30K　
ステップ		 64Kワード
（DM：32Kワード、EM：
32Kワード×1バンク）		 0.82 ＊1 ― 形CS1D-CPU44SA
5120点
増設ベース数：7		 250K　
ステップ		 448Kワード
（DM：32Kワード、EM：
32Kワード×13バンク）		 ラダー 0.82 ＊1 ― 形CS1D-CPU67S ＊2
5120点
増設ベース数：7		 60K　
ステップ		 128Kワード
（DM：32Kワード、EM：
32Kワード×3バンク）		 0.82 ＊1 ― 形CS1D-CPU65S ＊2
1280点
増設ベース数：3		 30K　
ステップ		 64Kワード
（DM：32Kワード、EM：
32Kワード×1バンク）		 ラダー 0.78 ＊1 ― 形CS1D-CPU44S ＊2
960点
増設ベース数：2		 10K　
ステップ		 64Kワード
（DM：32Kワード、EM：
32Kワード×1バンク）		 0.78 ＊1 ― 形CS1D-CPU42S ＊2

＊1. 形NT-AL001接続時、1ポートあたり0.15Aを加算。
＊2. 受注終了品です。

情報更新 : 2024/04/01

商品カテゴリ