Page top

※ ◎印または灰色背景表記の機種は標準在庫機種です。無印(受注生産機種)の納期についてはお取り引き商社にお問い合わせください。

CS1D CPUユニット(CPU二重化用)

商品名称 仕様 消費電流(A) 形式 標準価格
(¥)
入出力点数 プログラム
容量
データメモリ容量 プログラム
言語
CPU 
二重化
割込
機能
5V系 26V系
CS1D CPUユニット
(CPU二重化用)
1654_lu_1_1
5120点
増設
ラック数:7
400K 
ステップ
832Kワード
(DM:32Kワード、EM:
32Kワード×25バンク)
ラダー、
FB、ST、
SFC
可能 不可 0.82 * 形CS1D-CPU68HA オープン
価格
250K 
ステップ
448Kワード
(DM:32Kワード、EM:
32Kワード×13バンク)
0.82 * 形CS1D-CPU67HA
250K 
ステップ
448Kワード
(DM:32Kワード、EM:
32Kワード×13バンク)
ラダー 0.82 * 形CS1D-CPU67H
60K 
ステップ
128Kワード
(DM:32Kワード、 EM:
32Kワード×3バンク)
0.82 * 形CS1D-CPU65H

* 形NT-AL001接続時は、1ポートあたり0.15Aを加算してください。

CS1D プロセスCPUユニット

商品名称 仕様 消費電流(A) 形式 標準価格
(¥)
CPU部 ループコントロール部 5V系 26V系
CS1Dプロセス
CPUユニット
1654_lu_2_1
形CS1D-CPU67H 同等 [LCB05D]
演算方式 : 計器ブロック方式
計器ブロック数 : 最大500個
最小演算周期:100ms
PID制御方式:2自由度PID
(オートチューニング機能付き)
1.04 形CS1D-CPU67P オープン
価格
形CS1D-CPU65H 同等 1.04 形CS1D-CPU65P

CS1D CPUユニット(CPU単独システム用)

商品名称 仕様 消費電流(A) 形式 標準価格
(¥)
入出力点数 プログラム
容量
データメモリ容量 プログラム
言語
CPU 
二重化
割込
機能
5V系 26V系
CS1D CPUユニット
(CPU単独
システム用)
1654_lu_3_1
5120点
増設
ラック数:7
250K 
ステップ
448Kワード
(DM:32Kワード、EM:
32Kワード×13バンク)
ラダー、
FB、ST、
SFC
不可 可能 0.82 * 形CS1D-CPU67SA オープン
価格
1280点
増設
ラック数:3
30K 
ステップ
64Kワード
(DM:32Kワード、EM:
32Kワード×1バンク)
0.82 * 形CS1D-CPU44SA
5120点
増設ベース
数:7
250K 
ステップ
448Kワード
(DM:32Kワード、EM:
32Kワード×13バンク)
ラダー 0.82 * 形CS1D-CPU67S
5120点
増設ベース
数:7
60K 
ステップ
128Kワード
(DM:32Kワード、EM:
32Kワード×3バンク)
0.82 * 形CS1D-CPU65S
1280点
増設ベース
数:3
30K 
ステップ
64Kワード
(DM:32Kワード、EM:
32Kワード×1バンク)
ラダー 0.78 * 形CS1D-CPU44S
960点
増設ベース
数:2
10K 
ステップ
64Kワード
(DM:32Kワード、EM:
32Kワード×1バンク)
0.78 * 形CS1D-CPU42S

* 形NT-AL001接続時、1ポートあたり0.15Aを加算。