

MOS FETリレー 共通の注意事項

CSM_MOS_FET_RY_CN_J_2_1

⚠ 警告

配線を行う場合には必ず電源を切ってください。
感電する場合があります。



通電中のMOS FETリレーの端子部（充電部）には触らないでください。
充電部への接触は感電の原因となります。



安全上の要点

1. MOS FETリレーの入力回路・出力回路に過電圧、過電流を印加しないでください。
MOS FETリレーの故障および発火の原因となります。
2. 配線およびはんだ付けは、はんだ付け条件に従って正しくはんだ付けを行ってください。
はんだ付けが不完全な状態で使用されると通電時の異常発熱により焼損の原因となります。

使用上の注意

●ディレーティング設計について

システムの要求信頼度を達成する上で、ディレーティングへの配慮は必要不可欠なものとなります。
MOS FETリレーを高い信頼度でご使用いただくため、最大定格・推奨動作条件に対しディレーティングへの配慮を行うだけでなく、できれば使用環境条件に応じ実機確認のもと十分余裕度をもって設計ください。

(1) 最大定格

最大定格は、瞬時たりとも超えてはならない規格であり、複数の定格のいずれに対しても超えることはできません。最大定格を超えた場合は、MOS FETリレー内部の劣化やチップの破壊に至ることもあります。この為MOS FETリレーを高い信頼度でご使用いただくため、最大定格の電圧・電流・温度に対しては十分なディレーティングをはかり設計ください。

(2) 推奨動作条件

推奨動作条件は、MOS FETリレーの動作・復帰を確実にするために推奨された条件となります。
MOS FETリレーを高い信頼度でご使用いただくため、推奨動作条件を考慮の上、設計ください。

(3) フェールセーフの実施

MOS FETリレーの故障、特性劣化、および機能異常などがシステムの安全動作に重大な影響を与える可能性がある場合は、用途に応じたフェールセーフ対策の実施を推奨します。


●静電気対策について

製品取扱い時などに静電気が各端子に放電された場合、内部素子の破壊や機能低下の原因となる場合があります。
静電気の発生を可能な限り抑えるとともに、製品周辺に電荷が蓄積されないよう適切な静電気対策を行ってください。


●代表的なMOS FETリレーの駆動回路例

MOS FETリレーは入力側LEDに電流を流すことにより駆動します。電圧印加により駆動させる場合には、規定の電流が流れるように回路に直列に抵抗を入れることが必要です。この抵抗をLED電流制限抵抗といいます。

C-MOSの場合



トランジスタの場合



- MOS FETリレーの確実な動作のために、以下の式で制限抵抗値を求め、設計してください。

$$R1 = \frac{VCC - VOL - Vf(ON)}{If}$$

※ If(ON)の値については、各形式ごとにカタログ記載のトリガLED順電流・推奨動作条件動作LED順電流をご参照のうえ、余裕をもって高い値をご設定ください。

- MOS FETリレーの確実な復帰のために、以下の式で復帰電圧値を求め、その値以下の電圧になるよう制御をお願いいたします。

$$Vf(OFF) = VCC - If(OFF) R1 - VOH$$


※ If(OFF)の値については、各形式ごとにカタログ記載の復帰LED順電流よりも余裕をもって低い値をご設定ください。

- 駆動用トランジスタの漏れ電流が大きく誤作動の原因となり得る場合にはブリーダ抵抗を追加してください。

●入力側のサージ電圧に対する保護

- ・入力端子に逆方向のサージ電圧が加わる場合、入力端子と逆並列にダイオードを挿入し、3V以上の逆方向電圧を印加しないでください。


入力側のサージ電圧保護回路例



●出力側の過電圧に対する保護回路

- ・出力端子間に絶対最大定格を超える過電圧が発生する誘導負荷などの場合は、保護回路を接続して過電圧を制限してください。


出力側の過電圧保護回路例




●未使用端子について

各MOS FETリレーの未使用端子は、内部回路に使用しておりますので、外部回路を接続しないでください。

(6ピンタイプ例)



(8ピン高容量タイプ例)



●自動実装時のツメの保持力について

- ・自動実装時のツメの保持力は、MOS FETリレーの特性を保つため、下記の圧力以下に設定してください。




●負荷接続方法について



- ・MOS FETリレーの動作中に入出力端子間を短絡させますと故障の原因となりますので短絡させないでください。

正しい接続例


AC/DC接続(A接続)



DCシングル接続(B接続)



DCパラレル接続(C接続)



●推定寿命について

当社のMOS FETリレーは大きく分けて2種類のLEDを使用しており、寿命推定はLEDの種類毎に実施しています。

各MOS FETリレーと使用しているLEDの対応表については、下表を参照ください。また、推定寿命データについては、3~4ページに掲載しています。

対応表に掲載されていない形式は、個別にお問い合わせください。

尚、この結果は單一ロットの長期データからの推定であり、"参考データ"としてお取扱いください。


GaAs LED使用 MOS FETリレー形式対応表

DIP	SOP	SSOP
形G3VM-61A1/D1	形G3VM-21GR	形G3VM-S5
形G3VM-61B1/E1	形G3VM-21GR1	形G3VM-201H1
形G3VM-62C1/F1	形G3VM-41GR4	形G3VM-202J1
形G3VM-2L/2FL	形G3VM-41GR5	形G3VM-351G1
形G3VM-351A/D	形G3VM-41GR6	形G3VM-351GL
形G3VM-351B/E	形G3VM-41GR8	形G3VM-351H
形G3VM-352C/F	形G3VM-61G1	形G3VM-352J
形G3VM-353A/D	形G3VM-61G2	形G3VM-353G
形G3VM-353B/E	形G3VM-61GR1	形G3VM-353H
形G3VM-354C/F	形G3VM-61H1	形G3VM-354J
形G3VM-355CR/FR	形G3VM-62J1	形G3VM-355JR
形G3VM-WL/WFL	形G3VM-81G1	形G3VM-401G
形G3VM-401A/D	形G3VM-81GR	形G3VM-401H
形G3VM-401B/E	形G3VM-81GR1	形G3VM-402J
形G3VM-401BY/EY	形G3VM-81HR	形G3VM-601G
形G3VM-402C/F	形G3VM-201G	形G3VM-51PR
形G3VM-601BY/EY	形G3VM-201G1	形G3VM-61PR
		形G3VM-61PR1





GaAlAs LED使用 MOS FETリレー形式対応表

DIP	SOP	SSOP
形G3VM-21AR/DR	形G3VM-61BR/ER	形G3VM-21HR
形G3VM-21BR/ER	形G3VM-61BR1/ER1	形G3VM-41HR
形G3VM-41AR/DR	形G3VM-101AR/DR	形G3VM-61HR
形G3VM-41BR/ER	形G3VM-101BR/ER	形G3VM-101HR
形G3VM-61AR/DR		

GaAs LED 推定経時変化データ



GaAs LED 推定寿命データ



上記推定寿命データは、LED長期評価（單一ロット）をもとに寿命推定した参考データです。

また、品種により定格を超える動作条件も含まれていますが、定格以外の動作については保証するものではありません。

F50%寿命：

累積故障確率50%寿命で推定経時変化データにおける平均変化率AVGのラインが故障判定基準に達した時間とする。

F0.1%寿命：


累積故障確率0.1%寿命で推定経時変化データにおける AVG-3σ のラインが故障判定基準に達した時間とする。

推定F50%寿命とF0.1%寿命のどちらを使用するかは、実機で必要とされる信頼度に応じて選定していただくことになりますが、通常は推定F0.1%寿命のご使用を推奨します。





「光出力劣化 ΔPo 」とは、初期のLED光出力に対する低下率のことと、「故障判定基準 光出力劣化 $\Delta Po < -50\%$ 」の場合には、初期の光出力特性に対して50%低下した時の出力特性を故障と判定する、ということです。

光出力劣化 $\Delta Po < -50\%$ と $\Delta Po < -30\%$ のどちらを使用するかは、LED順電流 (IF) の設定をトリガLED順電流 (IFT) に対してどれだけ余裕を持つかによりますが、通常は $\Delta Po < -30\%$ のグラフのご使用を推奨します。

GaAlAs LED 推定経時変化データ



GaAlAs LED 推定寿命データ



上記推定寿命データは、LED長期評価（単一口径）をもとに寿命推定した参考データです。

また、品種により定格を超える動作条件も含まれていますが、定格以外の動作については保証するものではありません。

F50%寿命：

累積故障確率50%寿命で推定経時変化データにおける平均変化率AVGのラインが故障判定基準に達した時間とする。

F0.1%寿命：

累積故障確率0.1%寿命で推定経時変化データにおけるAVG-3σのラインが故障判定基準に達した時間とする。

推定F50%寿命とF0.1%寿命のどちらを使用するかは、実機で必要とされる信頼度に応じて選定していただくことになりますが、通常は推定F0.1%寿命のご使用を推奨します。

「光出力劣化 ΔP_o 」とは、初期のLED光出力に対する低下率のこと、「故障判定基準 光出力劣化 $\Delta P_o < -50\%$ 」の場合には、初期の光出力特性に対して50%低下した時の出力特性を故障と判定する、ということです。

光出力劣化 $\Delta P_o < -50\%$ と $\Delta P_o < -30\%$ のどちらを使用するかは、LED順電流 (IF) の設定をトリガLED順電流 (IFT) に対してどれだけ余裕を持つかによりますが、通常は $\Delta P_o < -30\%$ のグラフのご使用を推奨します。



お問い合わせ 0120-919-066 または直通電話 055-982-5015 (通話料がかかります)
2D・3D CADデータ/マニュアル/最新の商品情報は → www.fa.omron.co.jp

● フラックス洗浄

- (1) フラックス洗浄は、ナトリウム、塩素などの反応性イオンの残留がないように洗浄してください。
有機溶剤によっては、水と反応し塩化水素などの腐食性ガスを発生させ、MOS FETリレーの劣化を生じさせる恐れがあります。
- (2) 水洗浄に際しては、特にナトリウム、塩素などの反応性イオンの残留がないようにしてください。
- (3) 洗浄中または、洗浄液が MOS FET リレーに付着した状態で、ブラシや手で表示マーク面をこすらないでください。表示マークが消える恐れがあります。
- (4) 浸漬洗浄、シャワー洗浄、およびスチーム洗浄は溶剤の化学的作用により洗浄を行います。溶剤中やスチーム中の浸漬時間は、MOS FETリレーへの影響を考慮して、液温50°C以下で1分以内に処理してください。
- (5) 超音波による洗浄を行う場合は短時間で行ってください。長時間の洗浄はモールド樹脂とフレーム材との密着性を低下させる恐れがあります。

尚、推奨する基本的な条件は下記の通りです。

(超音波洗浄の推奨条件)

周波数：27~29kHz

超音波出力：300W以下 (0.25W/cm²以下)

洗浄時間：30秒以下

又、超音波振動子とプリント基板やMOS FETリレーが、直接接触しないように溶剤中に浮遊した状態で行ってください。

● はんだ付け実装

はんだ付け実装は下記推奨条件内で行い、できるだけ本体の温度上昇を防いでください。

〈フローはんだ〉

プリント基板用端子形

(フロー槽の設定温度)

実装用はんだ	予備加熱	はんだ付け	回数
(鉛はんだ) SnPb	150°C 60~120秒	260°C 10秒以下	1回のみ
(鉛フリーはんだ) SnAgCu	150°C 60~120秒	260°C 10秒以下	1回のみ

注. ご使用においては、お客様の実使用条件でのご確認を推奨します。

サーフェス・マウント端子形

サーフェス・マウント端子形のフローはんだ実装をご検討の場合はお問い合わせください。


〈リフローはんだ〉

サーフェス・マウント端子形

(パッケージの表面温度)

実装用はんだ	予備加熱	はんだ付け	回数
(鉛はんだ) SnPb	140→160°C 60~120秒	210°C 30秒以下	ビーグ 240°C 以下

（鉛フリーはんだ） SnAgCu 推奨プロファイル



リフロー回数：2回まで

- 注1. ご使用においては、お客様の実使用条件でのご確認を推奨します。
- 注2. SSOP、USOP、VSON、S-VSON品は、(TR)付きでご注文の際にはテープ包装仕様で防湿パックに入れて納品しますが、(TR)なしの際にはテープカット品を無防湿梱包で納入します。テープカット品を実装の際は手付けはんだを行ってください。テープカット品は無防湿梱包のため吸湿した状態になっていますので、リフローはんだを行いますと、熱ストレスによりパッケージ割れなどの不具合が発生する恐れがあります。

〈手付けはんだ〉 ※1回のみ

350°C 3秒以内 もしくは 260°C 10秒以内

※S-VSON品の手付けはんだ条件についてはお問い合わせください。

● 保管条件

- (1) 水濡れの可能性のない場所や、直射日光のあたらない所で保管してください。
- (2) 運搬や保管時は包装箱への注意表示に従ってください。
- (3) 保管場所は、常温・常湿・常圧にて保管ください。
尚、温度と湿度は、5~35°C、相対湿度45~75%を目安としてください。
- (4) 硫化水素ガス等の腐食性ガスおよび塩風が製品にあたらないところや目視で確認できる塵埃がないところに保管ください。
- (5) 温度変化の少ない場所に保管してください。保管時の急激な温度変化は結露が生じ、リードの酸化、腐食などが発生し、はんだ濡れ性が悪くなります。
- (6) MOS FETリレーを包装から取り出した後に再び保管する場合は、帯電防止処理された収納容器を使用してください。
- (7) いずれの場合においても、製品に変形・変質をきたす力を加えないようにしてください。
- (8) 当社商品の保証期間は、ご購入後またはご指定の場所に納入後1年といたします。
通常の保管形態で1年程度以上が経過した際には、使用前にはんだ付け性のご確認を推奨します。

● 使用条件

〈温度〉

MOS FETリレーの各電気的特性は使用温度によって制限されています。

動作範囲外の温度で使用されますと、電気的特性が実現されないばかりでなく、MOS FETリレーの劣化を早めます。この為、あらかじめ温度特性を把握して*ディレーティングを考慮した設計を行ってください。（*ディレーティング：ストレスの低減）尚、使用温度条件は、ディレーティングを考慮し推奨動作温度を一つの目安としてください。

〈湿度〉


高湿度環境での長期使用は、内部への水分侵入により内部チップの劣化や故障を引き起こす場合があります。高い信号源インピーダンスを持つシステムでは、これら基板リードやMOS FETリレーのリード間リードが誤動作の原因になります。このような場合には、MOS FETリレー表面の防湿処理を検討してください。一方、低湿度では静電気の放電による損傷が問題になりますので、特に防湿処理をしない限り相対湿度40~60%の湿度範囲でご使用ください。

●SSOP、USOP、VSON、S-VSON品の取り扱い上の留意点

<防湿梱包、MSL3品> ※その他パッケージ品はMSL1品です

表面実装部品は吸湿した状態で実装時に熱ストレスを受けますと、パッケージ割れが発生する可能性がありますので、以下の条件でご使用ください。


- (1) 防湿袋（未開封）の状態では、温度5~30°C、相対湿度90%以下の環境で保管し、12ヶ月以内でご使用ください。
- (2) 開封後は、温度：5~30°C、相対湿度70%以下の環境で168h以内に実装ください。
- (3) 開封後、湿度インジケータの30%検湿部がピンクになった場合、または有効期限が切れた場合は、テープングリール状態でベーキング処理を行ってください。ベーキング実施後は72h以内にご使用ください。なお、ベーキングは1回までとしてください。
ベーキング条件：温度60±5°C、時間64~72h
有効期限：シール日付（ラベルシールに記載）より12ヶ月
- (4) 繰り返しへベーキングを実施しますと、テープングリールの剥離強度が変化し、実装時に障害を生じる可能性があります。なお、排湿処理実装時には静電気に対するデバイスの破壊防止を行ってください。
- (5) ラミネートの包装材が破れると気密性が損なわれますので、投げたり、落としたりしないでください。
- (6) テープングリール品にてご購入のSSOP、USOP、VSON、S-VSON品は無防湿梱包のため、実装の際は手付けはんだを行ってください。※MSL適応外です

●テープングリールについて
(テープ形状および寸法)

パッケージ分類	DIP4	DIP6	DIP8	SOP4(特殊)	SOP4
寸法記号(図参照)	A	10.4±0.1			4.0±0.1
	B	5.1±0.1	7.6±0.1	10.1±0.1	7.6±0.1
	C	16±0.3			12±0.3
	D	7.5±0.1			5.5±0.1
	E	1.75±0.1			
	F	12.0±0.1		8.0±0.1	
	G	4.0±0.1			
	J	1.5+0.1/-0			
	K	4.55±0.2		2.9±0.2	2.6±0.2
	Ko	4.1±0.1		2.6±0.1	2.4±0.1
	t	0.4±0.05			0.3±0.05

パッケージ分類	SOP6	SOP8	SSOP4	USOP4	VSON4	S-VSON4
寸法記号(図参照)	A	7.5±0.1	2.35±0.2	2.6±0.1	1.6±0.1	
	B	6.7±0.1	10.5±0.1	4.5±0.1	3.55±0.1	3.0±0.1
	C	16±0.3			8.0±0.3	
	D	7.5±0.1			3.5±0.1	
	E	1.75±0.1				
	F	12.0±0.1		4.0±0.1		
	G	4.0±0.1				
	J	1.5+0.1/-0				
	K	2.5±0.2	2.4±0.2	2.4±0.1	2.25±0.1	—
	Ko	2.3±0.1	2.2±0.1	2.1±0.1	1.95±0.1	1.5±0.1
	t	0.3±0.05			0.3±0.1	0.2±0.05


〈リール形状および寸法〉




〈テーピング方向〉

キャリアテープ凹み角穴内の製品の向きは、下記のとおりです。


(1) SOP4 ピンタイプ



(2) SOP6/8、DIP4/6/8 ピンタイプ



(3) SSOP4、USOP4、VSON4、S-VSON4 ピンタイプ



〈1 リール当たりの詰め数〉

パッケージ分類		DIP4	DIP6	DIP8	SOP4(特殊)	SOP4	SOP6	SOP8
テーピング名称		(TR05)	(TR)					
寸法記号 ～図参照	A	$\phi 254 \pm 2$	$\phi 380 \pm 2$		$\phi 330 \pm 2$			
	B	$\phi 100 \pm 1$			$\phi 80 \pm 1$			
	C	$\phi 13 \pm 0.2$			$\phi 13 \pm 0.5$			
	E	2.0 ± 0.5			2.0 ± 0.5			
	U	4.0			4.0 ± 0.5			
	W1	17.4 ± 1.0	17.5 ± 0.5		13.5 ± 0.5	17.5 ± 0.5		
	W2	21.4 ± 1.0	21.5 ± 1.0		17.5 ± 1.0	21.5 ± 1.0		


パッケージ分類		DIP4	DIP6	DIP8	SOP4(特殊)	SOP4	SOP6	SOP8
詰め数 (個)		TR	1,500		3,000	2,500		

パッケージ分類		SSOP4	USOP4	VSON4	S-VSON4
詰め数 (個)		TR	---		

●スティック梱包について

〈スティック形状および寸法〉

パッケージ分類		SOP4(特殊)	SSOP4	USOP4	VSON4	S-VSON4
テーピング名称		(TR05)				
寸法記号 ～図参照	A	$\phi 180 \pm 2.0$	$\phi 180 \pm 0/-4$		$\phi 180 \pm 3$	
	B	$\phi 60 \pm 1.0$	$\phi 60$		$\phi 60 \pm 1$	
	C	$\phi 13 \pm 0.5$	$\phi 13$		$\phi 13 \pm 0.5$	
	E	2.0 ± 0.5				
	U	$\phi 4.0 \pm 0.5$	--		4.0 ± 0.5	
	W1	$\phi 13.5 \pm 0.5$	13 ± 0.3		9.0 ± 0.3	
	W2	$\phi 17.5 \pm 1.0$	15.4 ± 1.0		11.4 ± 1.0	



パッケージ分類		DIP4	DIP6	DIP8	DIP4	DIP6	DIP8	SOP4(特殊)	SOP4	SOP6	SOP8
端子種類	プリント基板用端子	100	50	50	100	50	50	125	100	75	50
詰め数(個)	100				10				6.2		
高さ(mm)	10.3				10				6.2		
幅(mm)	11.3				14				10.5		
長さ(mm)	525				525				555		